令和元年 11月
アナログ入出力
DA変換基板の検証と平行してAD変換基板の設計を進めていました。
当初の目標に対して実装との兼ね合いから仕様の一部を変更します。
５．AD変換基板
一般的にAD変換はDA変換よりも多くの測定CH数が必要になることが多いです。このため、ある程度のCH数を一つの基板に収めることを考えてきました。
問題はCH数と絶縁の関係です。CPU側との絶縁は全てのCHで行うのですが、CH同士の絶縁はある程度のCH数をグループ化して行うようにしないと
基板上は絶縁電源の塊になってしまう。当初は4〜8CH単位で考えていたのですが、基板の実装との兼ね合いから16CH/基板を同一電源で動作させます。
試しに8CH単位で絶縁するように部品を並べてみたのですが基板面積が不足します。もしCH間の絶縁が必要なら複数のAD変換基板を使用します。
このように仕様を変更した理由は、入力ポートを差動入力とすることでグランド電位が2〜3V程度違っていても正しく測定できるため、それ程不自由にはならないとの判断です。
実際問題として、多くの装置では少なくとも装置フレーム単位でグランドが共通です。絶縁が必要になるのは別フレームの別グランド電位が基準の信号計測に限られるため、
AD変換の精度さえ確保できるなら絶縁に少しぐらい制約があっても不便は少ないでしょう。
使用するADコンバータICはLTC2333-16です。分解能16ビットのICの中でも最上位グループの製品で、価格もそれなりに高額です。
このICには評価ボードとして型式DC2365Aという製品があり、回路図から実装データまでが公開されています。
基本的にはこの資料を参考にすれば良いのですが、これは評価ボードということもあって非常に贅沢な設計となっています。
このため基板面積は非常に大きくなっており、8CH/基板でも今回の製品仕様である一辺10cmには収まりそうにありません。
回路の基本設計と実装のエッセンスは参考にしますが、それ以外は妥協が必要です。
具体的な変更点は以下の通りです。
・ 使用する電源ICをAD社製から入手性の良いTi社製に変更し、使用しない機能の多くを削除する。
・ 電流出力を計測できるように250Ωの抵抗とショートシャンパーを全てのCHに追加する。
実装については、最初は2層基板で行います。2層基板では使用するICの性能を出し切れないことは明白ですが、最初は基板の設計ミスをつぶすことを第一優先と考えます。最初からノーミスで基板が出来上がることはあまり無いのと、検証への配慮からこのような選択を行います。
DA変換基板では当初から10ビットの有効ビットを目標としてきました。AD変換基板も基本的には同様の考え方ですが、使用するADコンバータの選定で結果として16ビット分解能のデバイスを選択しました。このため高分解能化の方向へ思考が引きずられています。16ビット分解能の高性能ADコンバータを使って10ビットの有効ビット数というのは、いかにも見劣りする性能です。回路を検討する段階でもそれに見合った電源部を採用しているので、もう少し工夫すればもっと多くの有効ビット数を稼ぐことが出来る。当然、次は基板を4層化して実装に依存する性能面の向上を図るという流れになるのですが、この辺りでブレーキをかける事にします。
というのは、まずそこまでの性能が必要な用途はさほど多くは無いだろうということ、検証にかかるコストが急激に高くなってくることが要因です。当然、用途によっては16ビット分解能でも不足することもあるのですが、私が受注してきた案件の大半は10ビットの分解能で足りています。12ビットもあれば十分です。それ以上の性能を求めるとなると特に検証用の測定器の性能も上のクラスの製品が必要になります。一般的な測定器の性能は3-1/2桁から4-1/2桁です。つまり、数Vの電圧を測定した場合、少数点以下の桁数は2桁か3桁までで、つまり1mVが読み取りの限界です。ADコンバータの入力レンジを5Vとして分解能12ビットならちょうどその位になります。
2層基板で何処まで性能が出るのかはやってみないと良く分からないのですが、有効桁として11ビット程度までの性能が出るならそれで良しとします。
基板はDA変換基板の作り直しと一緒に発注しました。